层器件的效率,终于取得了突破。
现在模拟实验室中主要摸索的是两个叠层体系:
一个是基于三元J4:PCBM:IDIC-M底电池,二元PCE10:IEICO-4F顶电池的体系,简称三元IDIC-M/二元IEICO-4F;
另一个是基于三元J4:PCBM:IDIC-M底电池,二元PCE10:COi8DFIC顶电池的体系,简称三元IDIC-M/二元COi8DFIC;
其中,三元IDIC-M/二元IEICO-4F体系,效率在原先%的基础上,又往上挪动了%,达到了%,但上升空间已经明显不足。
而另外三元IDIC-M/二元COi8DFIC体系,经过这些天的摸索,器件性能如同坐火箭般的向上蹿升。
现在的效率,已经正式突破了16%的大关——
达到了%!
两个体系性能上的差别,主要来自于短路电流密度。
三元IDIC-M/二元COi8DFIC体系的短路电流密度可以达到毫安每平方厘米,相较于三元IDIC-M/二元IEICO-4F体系的毫安每平方厘米,提升了大约%。
而两者在开路电压和填充因子上的变化并不大。
最终,这种差异反应在器件光电转换效率上,就是从后者的%变化到前者%,刚好也是提升了2%左右(相对数值),与短路电流密度的提升幅度相当。
虽然相对2%的提升,看似很小,但到了最后效率冲刺的阶段,每一点点细微的优化都是非常关键的。
拿到数据后,许秋开始探究这个实验现象背后的原因,看看能不能找到合理的解释,以及进一步优化的空间。
一方面,许秋认为两种叠层体系短路电流密度的变化,可以归因于原本二元单结体系的差异。
虽然COi8DFIC和IEICO-4F两种材料的禁带宽度相当,但是在实际制备器件的时候,形成的有效层薄膜的显微形貌也会对短路电流密度造成影响。
这就导致在二元单结的体系中,PCE10:COi8DFIC体系的短路电流密度,就比PCE10:IEICO-4F要高一些,前者可以达到26毫安每平方厘米左右,而后者只有23-24毫安每平方厘米。
现在把它们用于叠层器件中的顶电池,大概率也会“遗传”一部分它们在二元单结体系时的特性。
另一方面,李丹课题组另外一篇基于COi8DFIC三元体系的文章,给了许秋进一步优化的思路。
叠层器件之前引入PCBM,并不是为了提高对应子电池的器件效率,而是为了方便对叠层器件各个子电池的光吸收性能进行调控,让顶电池和底电池的短路电流密度相匹配。
换言之,PCBM到底
请收藏:https://m.nyzwz.cc
(温馨提示:请关闭畅读或阅读模式,否则内容无法正常显示)